摘要: |
介绍一个适用于低中频架构的四阶连续时间正交带通ΣΔ调制器的设计,通过采用复数积分器代替传统的谐振器,优化了调制器的噪声整形性能。调制器采用开关电容反馈DAC来减少对时钟抖动的敏感度。电路设计采用smic0.13mixed-signalCMOS工艺,仿真结果表明,在12MHz采样频率下,调制器的信号噪声失真比可达到78dB,其信号带宽为200kHz,中心频率在200kHz。 |
关键词: ΣΔ调制器 复数积分器 时钟抖动 开关电容DAC |
DOI: |
|
基金项目: |
|
The Design of a Fourth-Order Continuous-Time Quadrature Band-Pass ΣΔ Modulator |
TANG Liming,WU Jianhui |
() |
Abstract: |
|
Key words: |