| 摘要: |
| 为满足直接射频采样ADC对数字下变频器（DDC）抽取模式数量的需求，提出了一种多模式DDC设计。文章首先研究和分析了AD采样原理、DDC原理和高速高精度数控振荡器原理，建立了基于多模式抽取滤波器组的DDC模型，并进行了行为级仿真和分析，之后采用Verilog HDL完成了RTL设计与仿真，利用Synopsys数字后端工具链完成了基于28nm的版图设计与后仿。仿真显示，该设计可工作在1GHz时钟下，实现了14种模式，最低阻带衰减大于100dB,在抽取系数为2的条件下，-3dB带宽达到478.867MHz。包含ADC所需的其他数字电路的总面积为1300um * 1370um（DDC约占67%），总仿真功耗为301.7mW。该设计具有抽取模式多、功耗低、消耗资源少的优点，能够满足直接射频采样ADC对多模式DDC的需求。 |
| 关键词: 数字下变频器 有限冲激响应数字滤波器 坐标旋转数字计算方法 ２８ｎｍ工艺 |
| DOI：10.3969/j.issn.1005-9490.2021.06.006 |
|
| 基金项目:中国科学院战略性先导科技专项（XDC07020100） |
|
|
|
| () |
| Abstract: |
|
| Key words: |
