| 摘要: |
| 本文设计了一款应用于高性能延迟锁相环的占空比修正电路。该电路主要由差分放大电路、占空比调整电路、缓冲器电路和占空比检测电路组成，采用TSMC 40 nm CMOS工艺和1.1V的电源电压。仿真的结果表明，时钟频率2GHz - 8GHz，占空比20% - 80%的输入时钟信号，经过占空比修正电路调节后，输出时钟信号占空比变为50%±0.2%，可应用于高性能延迟锁相环中。 |
| 关键词: 占空比修正电路 占空比检测 占空比调整 延迟锁相环 高频率宽范围 |
| DOI：10.3969/j.issn.1005-9490.2024.01.007 |
|
| 基金项目: |
|
|
|
| () |
| Abstract: |
|
| Key words: |
